PATENT ABSTRACTS OF JAPAN

(11)Publication number:

62-230054

(43) Date of publication of application: 08.10.1987

(51)Int.CI.

H01L 29/78 H01L 27/12

H01L 29/44

(21)Application number: 61-073233

(71)Applicant: SEIKO INSTR & ELECTRONICS LTD

(22)Date of filing:

31.03.1986


(72)Inventor: TANAKA HIDEO

(54) THIN FILM TRANSISTOR

(57)Abstract:

PURPOSE: To enhance the yield of a thin film transistor and to suppress an OFF current to a low value as low as a conventional one by forming a gate electrode, a gate insulating film, an amorphous semiconductor thin film and ohmic contact layer in the same pattern to perform patterning steps only twice, and using a discontinuous insular thin film as the ohmic contact layer.

CONSTITUTION: A TFT is formed through patterning steps of totally twice of one step of patterning source and drain electrodes 2, 3 and the other step of patterning an ohmic contact layer 4, an amorphous semiconductor thin film 5, an insulating film layer 6 and a gate electrode 7. The electrode 7 is overetched to be formed smaller than the film 6. The layer 4 of an insular structure is formed of N-type hydrogenated amorphous silicon or N-type hydrogenated fine crystal silicon at depositing velocity of approx. 30Å per min., and obtained when the thickness of the film is 150Å or thinner. Thus, the number of the patterning steps can be reduced, and an OFF current can be decreased.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

19 日本国特許庁(JP)

① 特許出願公開

⑫ 公 開 特 許 公 報 (A)

昭62-230054

@Int Cl.⁴

證別記号

庁内整理番号

③公開 昭和62年(1987)10月8日

H 01 L 29/78 29/44 8422-5F 7514-5F

発明の数 1 (全3頁)+/ 未請求 Z - 7638 - 5F審査請求

60発明の名称

薄膜トランジスタ

昭61-73233 頣 印特

昭61(1986)3月31日 23出 願

中 田 者 73発 明

秀 夫 東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

セイコー電子工業株式 願 の出

東京都江東区亀戸6丁目31番1号

会社

外1名 務 弁理士 最上 邳代 理

> #1 餌

1. 発明の名称

裁脱トランジスタ

2. 特許請求の範囲

- (1) 絶縁性基板と、該絶縁性基板上に間隔をお いて設りられたソース電極及びドレイン電極と、 該ソース電極及びドレイン電極上にまたがるよう にして設けられたオーム接触層と、該オーム接触 **脳上に設けられた非晶質半導体対膜層と、該非晶** 質半導体薄膜防上に設けられた絶縁膜層と、該絶 緑膜路上に設けられたゲート電極とから成る薄膜 トランジスタにおいて、前記オーム接触層の膜隙 を150人以下としたことを特徴とする薄膜トラ ンジスタ。
- (2) 前記オーム接触層は高状に形成されたN型 水煮化アモルファスシリコンであることを特徴と する特許請求の範囲第1項記載の薄膜トランジス
 - (3) 前記オーム接触層は高状に形成されたN型

水素化散結晶シリコンであることを特徴とする特 許請求の範囲第1項記載の薄膜トランジスタ。

3. 発明の詳細な説明

《産業上の利用分野》

この発明は液晶パネルの駆動等に用いられる競 版トランジスタ(以下TFTと略す)に関する。

《発明の概要》

この発明はTFTを作成する際に、パターニン グエ程をわずか2回しか通さない構造であって、 しかもTFTの、オフ電流を低減するものである。

《従来の技術》

従来第2図のようないわゆる逆スタガ型構造の TFTが知られていた。。しかし、このような構 造ではパターニング工程を最低4回は通さねばな らす、そのために工程が複雑化し歩削りも低下す るという欠点があった。かかる欠点を除去するた めに第3図のような構造のTFTが提案されてい る。このような構造ではパターニング工程は2回で済むもののオーム接触が9 がソース電極10 とドレイン電極11を電気的につないでいるためオフ電流が従来の逆スタガ型構造より数析多く流れるという欠点がある。

《発明が解決しようとする問題点》

そこで本発明は従来のこのような問題点を解決 するためになされたもので第 1 の目的はパターニング工程の回数を減少させることであり第 2 の目 的はオフ電流の小さいTFTを提供することであ る。

《問題点を解決するための手段》

前記問題点を解決するために本発明ではパターニング工程が2回で済むようにグート電極、ゲート絶縁膜、非島質半導体薄膜、オーム接触層は同じパターンとし、しかもオーム接触層に不連続な島状薄膜を用いることによってオフ電流の増加を防ぐことにした。

ス及びドレイン電極2、3で1回と、オーム接触 暦 4 、非品質半導体薄膜图 5 、絶縁膜層 6 及びゲ ート問極でで1回の合計2回のパターニング工程 を経るだけで作ることが可能である。但しゲート **電極7はオーバーエッチを行い、ゲート絶縁膜6** より小さく形成する。またオーム接触層4は島状 構造になっており上から見ると第4図のようにな っている。第4回からわかるように島状構造のオ - ム接触間はソース電極12とドレイン電極13 を混気的にショートしていない。島状構造のオー ム 接 触 膪 は N 型 水 紫 化 ア モ ル フ ァ ス シ リ コ ン 又 は N型水素化微結局シリコンを堆積速度毎分約30 **入以上で形成し、凡つ膜厚約150入以下の時に** 得られる。オーム接触関4をこのような島状構造 にしたTFTとオーム接触層を普通の連続した薄 脱で形成したTFT(第3図)とでは、TFTを 形成する際のパターンニングエ程には変わりはな いが、オフ斌流は木発明のTFTの方が1桁以上 低い。

《作用》

前記のような構造をもつTFTに於いてはバターニング工程は2回で済み、しかもオフ電流は逆スタル型構造のTFTと間程度に押さえられる。

《実施例》

木発明のTFTは、第1図から刊るようにソー

(発明の効果)

以上述べたように本発明のTFTは、フォトレジストを用いたパターニング工程が2回のみなので製造コストが低く且つ製品としての歩留りが高い上、オフ電流は従来の逆スクガ型構造のTFT並の低い値に押さえられるという効果を有する。


4. 図面の簡単な説明

第1 図は本発明のTFTの断面構造図、第2図は従来からある逆スタガ型TFTの断面構造図、第3図はオーム接触層を連続した薄膜で形成した従来のTFTの断面構造図、第4図は島状構造のオーム接触層の平面図である。


4…オーム接触器

出願人 セイコー電子工業株式会社 代理人 弁理士 段 上 務 (他1名)


特開昭62-230054 (3)




本発明の TFT の断面構造図 第 1 図



従来の逆スタガ型 TFT の断面構造図 第 2 図



従来のオーム接触層を連続した薄膜で形成したTFTの断面構造図 第 3 図



島状構造のオーム待敗層の平面図 第 4 図

特許法第17条の2の規定による補正の掲載 平 2.12.10発行

昭和 61 年特許願第 73233 号(特開昭 62-230054 号, 昭和 62 年 10 月 8 日発行 公開特許公報 62-2301 号掲載) については特許法第17条の2の規定による補正があったので下記のとおり掲載する。 7 (2)

· ·		
Int. C1.	識別記号	庁内整理番号
HOIL 29/78 27/12 29/44	記号	8 4 2 2 - 5 F 7 5 1 4 - 5 F Z - 7 6 3 8 - 5 F

62-230054 手続補正曹(BR)

平成 一年 8月29日

Ö

特許庁長官殿

1. 事件の表示

昭和61年 特 許 願 第 73233号

- 2. 発明の名称 薄膜トランジスタ
- 3. 補正をする者

事件との関係 出願人

東京都江東区亀戸6丁目31番1号 (232) セイコー電子工業株式会社 代表取締役 原 穏之助

4. 代理人

母 2 7 0 千葉県松戸市千駄堀 1 4 9 3 (9628) 弁理士 林 敬之助



連絡先 0473-91-2135 担当 長谷川


5. 補正の対象

図面 (第1図・第2図)


6、補正の内容

(1) 第1図と第2図を別紙のとおり補正





本発明の TFT の新面構造図 第 1 図



従来の逆スタガ型 TFT の断面構造図 第 2 図